TopicBase
AMDは11月10日、次世代CPUコア「Zen 6」の技術的な詳細を公開し、採用製品となるデータセンター向け第6世代EPYC「Venice SP7」の出荷を開始しました。Zen 6は前世代のZen 5の基本構成を引き継ぎながら命令処理を改良し、密度重視の「Zen 6c」では、1コアあたりのL3キャッシュ容量を2MBから4MBへ増やしています。
Zen 6は1ダイ12コア、Zen 6cは32コアに拡大
Zen 6には、高い動作周波数と単一スレッドの処理性能を重視する通常版と、多数のコアによる並列処理を重視するZen 6cがあります。両者は同じマイクロアーキテクチャ、つまりCPU内部の基本設計を使い、高周波数を狙うか、コアを高密度に配置するかという実装の方針が異なります。
複数のCPUコアをまとめた半導体ダイ「CCD」に搭載できるコア数は、通常版でZen 5の8コアから12コアへ、Zen 6cではZen 5cの16コアから32コアへ増えました。SP7製品は最大8基のCCDを搭載し、通常版で最大96コア、Zen 6cで最大256コアを構成できます。
L3キャッシュは、どちらも1コアあたり4MBになりました。Zen 6cではコア数とコアあたりの容量がそれぞれ倍増したため、CCDあたりのL3キャッシュ容量はZen 5cの4倍となる128MBです。通常版のZen 6は、12コアのCCDあたり48MBを備えます。
演算器の基本構成を保ち、命令供給と実行管理を改良
Zen 6は、内部命令を実行側へ送り出すディスパッチ幅が8ワイドのままで、整数演算器や浮動小数点演算器の基本構成もZen 5から引き継いでいます。一方、処理済みの内部命令を保持するOpキャッシュは6Kから6.75Kへ拡大し、1クロックあたりに供給できる内部命令数は12から18へ増えました。
命令の実行順序などを管理するスケジューラにも変更があります。整数演算側は24エントリーのスケジューラを6基備え、汎用レジスタのエントリー数は240から352へ増加しました。浮動小数点演算側のスケジューラは3基を維持しつつ、各基のエントリー数を32から60へ拡大しています。
低精度演算では、16ビット浮動小数点形式のFP16をAVX-512命令で直接扱えるようになりました。また、8ビット整数を扱うVNNI INT8の実行経路は、Zen 5の2パイプから4パイプへ増えています。
L3キャッシュ容量とデータ配置が処理効率に関わる
Zen 6cで拡大したL3キャッシュは、処理に使うデータをCPUに近い場所へ保持する仕組みです。キャッシュの利用効率には、保持できるデータ量に加え、必要なデータを先に読み込む予測の仕組みが関わり、要求したデータがキャッシュにあるかどうかが処理効率を左右します。
Lawenda氏らの研究チームは、流体の動きを数値計算するCFDソフトウェア「OpenFOAM」を使い、複数世代のEPYCを比較しました。バイク周辺の流れと都市の大気汚染を扱うモデルを用い、L2・L3キャッシュの容量やメモリチャネルの帯域幅、処理するデータの規模と性能の関係を分析しています。
命令拡張を利用するソフトウェアにも、CPUの機能に応じた処理の選択機構があります。深層学習向けライブラリ「oneDNN」は、実行時にコードを生成するJIT方式を使い、検出したプロセッサー機能に応じてコードを選びます。oneDNNはPyTorchやTensorFlowなどでも使われ、畳み込みや行列積などの基本演算を提供しています。
256コア製品の実測と、16チャネルのメモリ構成
Zen 6cを採用する「EPYC 9996」は、1ソケットで256コア・512スレッド、L3キャッシュ1024MBを備えます。基本周波数は2.55GHz、最大ブースト周波数は4.1GHzで、標準の電力設定は600Wです。
Tom's Hardwareの測定では、EPYC 9996を2基搭載した1024スレッド構成が、整数処理のスループットを測るSPEC CPU 2026のintrateテストで、前世代のEPYC 9965を2基搭載した768スレッド構成を93％上回りました。PhoronixもEPYC 9996の2ソケット構成を用い、比較対象のCPUを含めてUbuntu 26.10で検証しています。
SP7プラットフォームは16チャネルのメモリに対応し、RDIMMでは最大8000MT/s、MRDIMMでは最大1万2800MT/sをサポートします。1ソケットあたりの最大メモリ容量は8TBで、入出力用のPCIe 6.0は1ソケット構成で96レーンを利用できます。
組み込み向けも展開、追加製品は2027年に予定
同時に、組み込み向けの「EPYC Embedded 9006 Series SP7」も登場しました。最大256コア、16チャネルのDDR5メモリ、96レーンのPCIe 6.0とCXL 3.1に対応します。AMDは同シリーズについて、7年間のCPU供給、長期のファームウェア・セキュリティサポート、次世代プロセッサーへの差し替え互換性を掲げています。
EPYC 9006 SP8は2027年前半、EPYC 9006X SP7とEPYC 9006LP「Verano」は2027年後半に登場する予定です。
