TeslaはAIアクセラレーターのロードマップで、車載推論チップを「SI」シリーズと呼び、次世代機SI5とSI6の計画を示しました。学習用のDojo 3には、従来のウェハースケール方式から変更したチップレット設計を採用する見通しです。SI6は現行世代比で計算性能80倍とされていますが、この性能値には推定が含まれます。
Teslaが推論チップを「SI」と呼ぶ理由
Teslaは自社の自動運転やロボット開発を「Super Intelligence（スーパーインテリジェンス）」に結びつけ、車両やロボットに自律性を展開する方針を掲げています。この方針に沿って、これまでAI4などと呼ばれていた推論チップの名称をSI4、次世代機をSI5、SI6に整理しました。
TeslaはFSD（Full Self-Driving）向け推論チップの設計から検証、量産までを担っています。同社はニューラルネットワークや自律走行アルゴリズムの開発、車両群を活用した評価基盤も掲げており、ソフトウェアと評価環境を含む自動運転開発を進めています。
名称変更によるチップの用途変更はありません。SI4、SI5、SI6はいずれも推論用で、Dojo D1とDojo 3は学習用として区別されています。Teslaは自社の技術領域を車両に限らず、ロボットにも広げる方針です。
SI5は40倍、SI6は80倍の性能を掲げる
Teslaのロードマップでは、SI5は現行のSI4に対して計算性能40倍、SI6は80倍とされています。SI5はTSMCの3ナノ級またはSamsungの2ナノ級プロセスで製造する計画で、複数のチップを組み合わせるMCM（マルチチップモジュール）方式へ移行します。
SI5のメモリー容量は96GB、SI6は144GBとされています。SI6もMCM方式を採用し、Samsungが2ナノ級プロセスで製造する計画です。TeslaはSamsung FoundryとSI6の製造契約を結び、製造期間は2033年までとされています。
SI6の投入時期は2029〜2030年とされ、SI4を基準に推定した性能は17,280〜46,080 TOPSです。SI5の性能も、SI4の性能の見積もり方によって8,640〜23,040 TOPSの幅があります。TOPSは1秒間に行う演算回数を示す指標で、数値の比較には演算時のデータ形式も関係します。TeslaはSI6の対応データ形式を公表していません。
Dojo 3はチップレットと積層HBMを採用
Teslaは学習用アクセラレーターDojo 3に、チップレットを組み合わせ、2.5Dおよび3Dパッケージングと積層HBMを使う設計を示しています。チップレットは複数の半導体ダイを組み合わせる方式で、HBMは高い帯域幅を狙う積層型メモリーです。TeslaはDojo 3の計算性能、メモリー容量、製造プロセス、開発日程を公表していません。
Dojo D1はウェハー全体に回路を構成する方式で、分散したオンチップSRAMを使い、25個のD1プロセッサーを接続していました。SRAMは演算回路の近くに置けるため低遅延ですが、DRAM系のHBMに比べ、同じ面積で確保できる容量は小さくなります。一方、HBMは高密度で容量を増やしやすく、演算回路の外側に配置するメモリーです。
ウェハースケール方式では、単一ウェハー上に多数のコアとローカルメモリーを集積し、チップ間通信を抑えられます。ただし、コアごとのメモリーは小さく、データの配置をソフトウェア側で管理する必要があります。Dojo 3でHBMを積層する新設計に移ることで、D1とはメモリー構成や実装方式が変わります。Teslaはウェハー規模の統合を完全にやめるかどうかを公表していません。
設計変更で残る製造と実装の課題
SRAM中心の構成では、演算回路の近くにデータを置けるためアクセスが速い一方、搭載できる容量には限りがあります。HBMは容量を拡張しやすい反面、オンチップSRAMとは遅延や配置が異なります。そのためDojo 3の設計変更では、メモリー容量だけでなく、データ転送やパッケージングを含む構成も見直すことになります。
ウェハー上に大規模な回路を統合すると、通信を局所化しやすくなりますが、製造や冷却の設計も大規模になります。Teslaは、HBMをウェハー規模で接続した回路の上に積む可能性を含め、Dojo 3が従来方式をどこまで引き継ぐかを公表していません。ウェハー規模の回路にHBMを組み合わせる場合、冷却、製造歩留まり、長期信頼性、コストが課題になる可能性があります。
TeslaはDojo 3を宇宙での学習用途にも最適化するとしています。宇宙向けの具体的な仕様や、放射線への対策をどの製品に適用するかは公表していません。
