中国のメモリメーカーCXMTは、縦型トランジスタを使う4F²方式のDRAMを採用したサーバー向けDDR5 RDIMMを年内に投入する計画です。4F²セルは、同じ寸法世代の従来型6F²セルに比べ、理論上の面積を約3分の2にできます。
CXMTが年内投入を目指す4F²メモリ
CXMTの社長、曹看宇氏は、Integrated Chips and Chiplets Conferenceで新製品について述べました。対象はDDR5規格のRDIMMです。RDIMMは信号を制御するレジスタを搭載したメモリモジュールです。
4F²は、トランジスタの寸法を基準にメモリセルの面積を表す方式です。セルを2F×2Fに配置し、トランジスタを縦に立てることで、同じ寸法世代の6F²セルより小さな面積を目指します。
CXMTが採用する垂直サラウンドゲート（VSG）トランジスタは、縦向きのチャネルをゲートが囲む構造です。曹氏は、この構造によってゲートの制御性を高め、漏れ電流を抑えられると説明しました。
RDIMMの信号制御とDDR5の構成
DDR5 RDIMMでは、レジスタリング・クロック・ドライバー（RCD）がメモリデバイスへコマンド、アドレス、クロック信号を配ります。RCDはサーバー向けRDIMMに使われる部品です。
DDR5 RDIMMは、独立した2つのサブチャネルで構成されます。各サブチャネルはデータ32ビットと誤り訂正用の8ビットを備え、RCDがそれぞれの信号を扱います。
ATPのDDR5製品仕様では、RDIMMの容量は16GBから256GB、転送速度は最大4800または5600MT/sです。製品の機能には、電力管理用のPMICやオンダイECC（メモリチップ内の誤り訂正機能）が含まれます。
4F²縦型トランジスタの研究例
研究段階では、4F²縦型トランジスタの複数の方式が検討されています。2023年の研究では、IGZO（酸化物半導体の一種）を使った単一ゲート型VCTを、ウェハー接合を使わずに周辺トランジスタの上へ一体形成する方法が実験で示されました。
この研究では、サブ10nm世代のDRAMを想定した構造を扱い、85℃でのセル当たり漏れ電流は1fA未満と報告されました。
別の2023年研究では、シリコンを使ったVCT方式の4F² DRAMで、8Gbの全アレイを実証しました。報告された密度は198Mbit/mm²です。
セルの微細化と積層方式
4F²縦型トランジスタ方式では、トランジスタを縦向きにしてメモリセル自体の占有面積を縮めます。CXMTのVSGもこの設計です。
セルアレイを周辺回路の上に積層する方式では、回路とセルを別々に最適化します。CXMT社長は、業界がDRAMとCMOSの工程を分け、ウェハーレベルのハイブリッド接合と組み合わせる3D方式へ向かっていると述べました。
2023年のIGZO-VCT研究では、周辺トランジスタ上への一体形成が示され、ウェハー接合は使われませんでした。一方、CXMTが説明したハイブリッド接合は、セルとロジックを別々に最適化する技術です。
製品化に向けた公表内容
CXMTは年内の投入予定を示しましたが、新製品の動作速度や容量は公表していません。プロセス世代、顧客、出荷規模も公表していません。
曹氏は、CXMTが4F²に関連する特許ファミリーを300件以上公開していると述べました。同社はハイブリッド接合の研究にも2019年から取り組み、関連特許を公開しています。
