TopicBase
GlobalFoundries（GF）は、FD-SOIを基盤とする次世代半導体製造技術「FDX Fusion」を発表しました。EUV露光装置を使わず、8nm級の論理ゲート密度と7nm級の電力・性能を目指します。GFはドイツ・ドレスデンでこの技術を開発・製造する計画です。
FDX Fusionが掲げる性能と密度
FDX Fusionは、平面型トランジスタを使うFD-SOI（完全空乏型シリコン・オン・インシュレーター）プロセスです。GFのSudipto Bose氏は、同技術の論理ゲート密度を1平方ミリメートル当たり1,400万ゲートと説明しました。GFは、この密度を現在の8nm級に相当すると位置づけています。
「7nm級」はトランジスタ密度ではなく、電力と性能を含めた目標を指します。Bose氏によると、適応型ボディバイアスと配線層の改良を組み合わせ、TOPS（1秒当たりの演算回数）を消費電力で割った指標で7nmプロセスと同等以上を目指します。これはGFが掲げる製品目標であり、実際の製品で達成したことを示す測定結果ではありません。
GFによると、FDX Fusionのデジタルゲート密度は現行の22FDXおよび22FDX+の2.2倍です。また、動作周波数特性を示すfT/fmaxは500GHzを目標とし、無線通信、自動車レーダー、データセンターの信号処理などを用途に挙げています。
FD-SOIの構造と電力調整
FD-SOIでは、シリコン基板の上に埋め込み酸化膜を置き、その上の薄いシリコン膜にトランジスタのチャネルを形成します。膜が薄いため、チャネルは完全空乏状態となり、チャネルへの不純物添加は不要です。埋め込み酸化膜は寄生容量を抑え、電流の漏れを低減します。
この構造では、基板側から加える電圧、すなわちボディバイアスによってトランジスタの動作を調整できます。順方向にバイアスをかけるとトランジスタのスイッチングを速められ、必要な性能に応じて電力とのバランスを変えられます。Bose氏は、FDX Fusionでも適応型ボディバイアスを活用すると説明しています。
GFは、通信、エッジAI、自動車レーダー、データセンター向け回路を主な用途に挙げています。データセンターではCPUそのものではなく、光信号を受けた後の弱い電気信号を増幅し、計算チップへ送る経路が対象です。FDX Fusionは、デジタル回路に加えてRF、アナログ、組み込みメモリーも同じ技術基盤に含める計画です。
EUVを使わない製造方式
FDX Fusionは、EUV（極端紫外線）露光ではなく、DUV（深紫外線）露光を使う計画です。微細なゲートや配線を形成する重要な層では、複数回のパターン形成が必要になる可能性があります。GFは、EUV装置を不要にすることで装置やマスクセットの費用を抑え、製造場所や生産サイクルの柔軟性を高められると説明しています。
FDX Fusionの密度は従来の7nm級プロセスと同等ではありません。GFは、より大きなダイを許容しながら、電力、処理性能、製造費を重視する用途に応える設計を示しています。そのため、回路の集積度と電力・性能・費用の優先順位が、採用を検討する際の判断材料になります。
Bose氏によると、現行のFD-SOI技術では90社を超える顧客が量産立ち上げを進めています。FDX Fusionでは、組み込み不揮発性メモリーやSRAMの選択肢を増やす計画も示しています。Bose氏は、特にエッジAIではメモリーをコストを増やさずに搭載することが重要だと説明しました。
ドレスデンでの開発・製造計画
GFは2026年10月、ドレスデン工場の拡張計画「SPRINT」の建設が節目を迎えたと発表し、同拠点でFDX Fusionを開発・製造する計画を明らかにしました。FDX Fusionは、処理、センシング、リアルタイム制御、セキュアな接続を一つの技術基盤で支える構想です。
SPRINTではGFが11億ユーロ（約1,900億円）を投じ、2028年末までにドレスデンの年間生産能力を300mmウェハー100万枚超へ引き上げる計画です。この拡張は自動車、航空宇宙、産業IoT、防衛分野向けの製造能力を支えるとされています。ウェハーの生産能力拡大とFDX Fusionの製品化は、別々の計画として進みます。
FDX Fusionの開発開始には、ドイツ政府によるIPCEI AST計画の承認が条件として付されています。GFは同技術を、低消費電力のデジタル性能にアナログ、混合信号、組み込みメモリー、高性能RFを組み合わせるプラットフォームと位置づけています。平面型FD-SOIとEUVを使わない製造は、こうした複合用途を狙う技術上の選択です。
