半導体企業Volantisは、演算チップとメモリを光で接続するAI推論システム「A-1」を開発しています。単一パッケージに10TBを超えるメモリを搭載し、最大240TB/sのメモリ帯域幅を実現する構想で、大規模AIモデルを動かす際の容量とデータ転送速度の制約に取り組みます。同社はシリーズAで8,800万ドルを調達し、2027年に最初の統合型推論エンジンを顧客へ届ける計画です。

光の通り道を組み込んだ基板でメモリを接続

A-1の中核は、チップを載せて接続する中間基板「インターポーザー」です。Volantisはこの基板に光を通す導波路を組み込み、その上にパートナーが設計・供給する演算チップとメモリを配置する方針です。光接続網で多数のメモリチップを一つのプールとして結び、メモリを追加するにつれて帯域幅も増やす設計を進めています。

高速メモリを電気配線で接続する場合、消費電力や信号の品質を保つため、メモリを演算チップの近くに置く必要があります。このため、チップの外周に確保できる接続部分が、搭載できるメモリ容量や帯域幅を制約します。Volantisの光接続は、メモリと演算チップの間隔を数ミリメートルから数センチメートルへ広げ、この配置上の制約を解消する狙いです。

HBMは、AI向けGPUなどで使われる広帯域メモリです。VolantisはHBMを例に接続方式の違いを説明していますが、A-1に採用するメモリ技術は公表していません。同社はチップ外部のメモリを使い、容量と帯域幅を同時に増やす構成を目指しています。

メモリ容量と帯域幅が推論の別々の制約になる

AI推論とは、学習済みモデルを使って入力に対する回答などを生成する処理です。モデルを動かすメモリには、学習済みのパラメーターである重みのほか、処理中の中間データや、文脈に応じて増える「KVキャッシュ」が置かれます。KVキャッシュは過去のトークンに対応する情報を保持する仕組みで、文脈の長さや同時処理する要求数が増えるほど容量を消費します。

一方、メモリ帯域幅は、メモリから演算部へ単位時間に移せるデータ量です。大規模言語モデルが出力を一単位ずつ生成するデコード処理では、少数の要求を処理する場合、重みを読み出すためのデータ転送が速度の制約になりやすくなります。演算能力だけを増やしても、必要なデータを供給する帯域幅が変わらなければ、その制約は残ります。

A-1は、モデルを保持するための容量と、演算部へデータを送り続けるための帯域幅を、光接続によって同時に増やす設計です。Volantisは、利用者1人当たり最大毎秒1万トークンの生成を目標に掲げています。トークンは言語モデルが扱う文字列の単位で、この速度は開発中のシステムが目指す性能です。

外部レーザーを使わず、小型光源を基板に統合

Volantisは、光源として外部レーザーではなく「micro-VCSEL」を採用します。VCSELは垂直共振器面発光レーザーのことで、A-1では小型の光源をインターポーザーへ直接組み込む構成です。同社はガリウムヒ素を使う既存のVCSEL供給網を活用し、インジウムリンの供給制約を避ける方針を示しています。

最高技術責任者のRoy Meade氏は、個々の接続速度を追求するだけでなく、接続数を増やして帯域幅を確保する考え方を説明しています。HBMが多数の信号線を使うのと同様に、各接続の速度を抑えながら全体の転送量を増やす方針です。Meade氏は、速度を一部抑えることで信頼性を高められるとしています。

Volantisが初期製品で目標とするシステム電力は約20kWです。比較対象となるNVIDIAの8基のB200 GPUを搭載したサーバー「DGX B200」は、システム最大電力が約14.3kWです。A-1の数値は開発目標、DGX B200の数値は最大電力という違いがあり、両者の比較はシステム全体の電力規模に限られます。

8,800万ドルの調達で統合試作と顧客提供を進める

VolantisのシリーズAはLachy Groom氏とAbstract Venturesが共同で主導し、John Doerr氏、VXI Capital、Triatomic、Susa Venturesなどが参加しました。調達資金はA-1と光メモリ接続技術の開発・商用化、技術者の増員、顧客向け導入の準備に充てます。

最高経営責任者のTapa Ghosh氏は、独自開発の中心を光インターポーザーに置き、それ以外の技術は可能な限り外部からライセンスを受ける方針です。まず他の半導体企業へ接続技術を供与するのではなく、自社の推論システムとして製品化することを目指しています。

Ghosh氏によると、今回の資金は小規模な光接続の実証から、最終製品に近い構成へ開発を進めるために使われます。開発にはインターポーザー自体に加え、ライセンスを受けた技術を統合する作業も含まれ、量産に対応するチップの設計完了までには追加の資金調達が必要です。

Ghosh氏は、動作する最小限の試作製品を12〜18カ月で用意する目標も示しました。この期間は、量産開始ではなく、動作する試作機の完成までを指します。