2億ドルの契約で米国内の供給網を拡張
GlobalFoundries（GF）はTSMCと、先端パッケージ技術「CoWoS」向けシリコンインターポーザーを米国で製造する契約を結びました。GFはニューヨーク州マルタの工場に製造能力を追加します。契約額は20億ドルです。
契約期間は当初5年間で、需要に応じて将来の生産能力を拡張する枠組みも設けられました。GFは2028年上半期に量産を始める見通しです。
GFは、先端パッケージ技術向けのシリコンインターポーザーを供給する米国内初の供給元になると説明しています。AIや高性能コンピューティング向け半導体の需要拡大を見込み、マルタ工場の能力を増やします。
インターポーザーが演算チップとメモリーをつなぐ
CoWoSは、TSMCが手がける先端パッケージ技術です。複数のシステム・オン・チップ（SoC）と、高帯域幅メモリー（HBM）の積層体を統合し、演算チップとメモリーの間に高密度の接続を設けます。
シリコンインターポーザーはチップの下に置かれ、チップ間の信号を伝えます。TSMCによると、CoWoS-Sでは大面積のシリコンインターポーザー上に高密度配線を形成し、ロジックチップレットやHBMを配置します。
この構造は、複数のチップを一つのパッケージにまとめる際の接続基盤になります。CoWoS-Sには、電源管理を補う深溝コンデンサーをインターポーザー内に組み込む方式もあります。GFは今回、深溝コンデンサー部品を含む先端パッケージ技術を支える製造能力を追加するとしています。
米国内の生産開始は2028年上半期の見込み
高性能半導体の製造では、チップを作る工程に加え、複数のチップを組み合わせる先端パッケージも必要です。The Registerは、CoWoS向けのパッケージ能力が米国内の半導体生産を制約する要因になっていると報じています。
The Registerによると、TSMCは米国内でCoWoS対応のパッケージを手がけるAmkorと契約しており、自社の先端パッケージ施設もアリゾナ州で建設しています。これらの施設は、それぞれ2028年と2029年の稼働が見込まれています。
GFのマルタ工場では2028年上半期に量産を始める計画です。
Intelの方式は橋でチップ間を接続
Intel FoundryのEMIBは、CoWoSとは異なる先端パッケージ方式です。TrendForceによると、EMIBは有機基板にシリコン製の小さなブリッジを埋め込み、そのブリッジをチップ間の接続に使います。
この方式では、チップ全体の下に広いシリコンインターポーザーを置かずに接続を構成します。TrendForceは、歩留まりが同程度であると仮定した場合、EMIBはCoWoSよりコストを抑えられる可能性があると評価しています。
The Registerによると、Intelのパッケージ技術はTSMC製のシリコンと組み合わせられ、TSMCで製造したチップをIntelの施設でパッケージすることもできます。ただし、その場合はIntelのパッケージ方式に合わせた設計が必要です。
