OpenAIと半導体設計ソフトウェアを手がけるSynopsysは2026年9月30日、チップ設計向けの専用AIモデル「GPT-Synopsys」を共同開発する複数年契約を結びました。設計者が目標を与えると、AIが設計ツールの実行、結果の解釈、設計変更を繰り返し、技術者のレビューに向けた検証済みの結果を目指す構想です。両社は発売日と料金体系を公表していません。

設計目標を受け取り、ツールの実行と修正を繰り返す

GPT-Synopsysは、OpenAIのAIモデルと、SynopsysのEDA技術およびチップ設計の専門知識を組み合わせます。EDAは電子設計自動化のことで、製造前の回路設計や動作検証に使うソフトウェアです。OpenAIは開発のためにSynopsysのEDAツールのライセンスを取得し、両社は共同販売と収益分配にも取り組みます。

設計者が委ねる目標には、電力・性能・面積を表すPPAの最適化や、タイミング条件を満たすための調整、検証の完了が含まれます。AIエージェントはツールを動かし、出力を解釈して変更を加え、再び検証する作業を担う予定です。両社は、一般用途のモデルをツールにつなぐ方式を発展させ、モデル自体がEDAツールの使い方を学ぶ専用モデルを開発するとしています。

計算やチェックはSynopsysのEDAエンジンが行い、モデルが結果を解釈し、エージェントのソフトウェアが実行を管理する構成です。両社は、設計者がより多くの選択肢を検討し、PPAを最適化することを目標に掲げています。

OpenAIの基盤で稼働し、顧客データは学習に使わない方針

GPT-SynopsysはOpenAIが運用する基盤で稼働し、共同サービスには計算資源、モデル、ツールのライセンスをまとめて含める予定です。SynopsysのAI製品群「Synopsys.ai」と、エージェント型AIの基盤「Autopilot」に統合するほか、顧客が独自に使うエージェント実行・管理システムとの連携も設計に含まれます。

両社は、顧客データをモデルの学習に使用せず、保存時と通信時に暗号化する方針です。データの保持、監査、権限は設定可能な管理機能で扱い、主要な半導体顧客との初期段階の技術協力も進めています。

Synopsysはこの契約に先立つ9月28日、Autopilotと、検証や実装などを対象とする7種類の長時間稼働エージェント群「AgentEngineer」を公表しました。同社は50件を超える取り組みを報告し、これらの提供を2026年末ごろに予定しています。これはGPT-Synopsysの発売予定とは別の計画です。

OpenAIはBroadcomと共同で、同社初の独自推論アクセラレーター「Jalapeño」を6月に公開しています。OpenAIによると、その設計と最適化には自社のAIモデルを大きく活用し、初期設計から、製造に向けて設計を確定するテープアウトまで9カ月で進めました。

タイミング条件を満たしながら電力・速度・面積を調整する

GPT-Synopsysが対象とするタイミング収束は、回路が要求される時間条件を満たすまで設計を調整する作業です。開発者が回路を書き換えられる半導体であるFPGAの設計でも、回路要素の配置と接続経路を決めた後、静的タイミング解析によって指定の時間制約を満たしているかを調べます。

解析では、要求時間と実際の到達時間を比較し、その差を「スラック」と呼びます。スラックが負の場合は時間条件を満たさず、原因を調べて回路や配置配線の設定などを見直します。ツールの結果を受けて修正と再実行を繰り返す工程も、GPT-Synopsysが想定する作業の一つです。

FPGAの配置配線では、速度を重視すると使用する回路資源が増える場合があります。面積や消費電力を重視する設定もありますが、厳しいタイミング要求の下では効果が小さくなる場合があります。PPAの最適化では、こうした条件を同時に扱う必要があるのです。

AIの判断と、回路の正しさを確かめる検証を分ける

GPT-Synopsysの計画では、AIが変更を繰り返した結果を技術者がレビューする工程が残ります。AIが生成した回路を評価する研究でも、候補を作ることと、その正しさを検証することは別の課題として扱われています。

コロンビア大学の研究者らが開発した「NoTB」は、複数の独立した大規模言語モデルが生成したRTLを、逐次等価性検証で比較します。RTLは回路のデータ処理や状態変化を記述する設計表現で、逐次等価性検証は設計同士の動作が等価かを形式的に調べる手法です。有限のテスト入力を使うシミュレーションでは、テストが重要な入力を含まないと、誤った設計同士が一致したように見える場合があります。

NoTBの評価では、78のRTL生成課題に対し、4系列のモデルが形式的に等価な設計を生成した場合、選別した候補の適合率は94.7%、判定対象となった課題の割合は27%でした。研究者らは、この方式を後続の検証に進める候補の選別に位置づけ、検証そのものの代替とはしていません。設計同士の一致を証明することと、仕様に対する正しさを保証することには区別があります。

形式的な性質検証では、回路が満たすべき条件をSystemVerilog Assertions（SVA）という記述で表します。Marcelo Orenes-Vera氏らの研究は、GPT4が生成したSVAの正しさと網羅性を評価し、RISC-V命令セットを用いるCVA6コアで、先行研究の評価が見逃した不具合を検出しました。こうした研究は、GPT-Synopsysが掲げる設計変更と検証のうち、AIによる検証条件の生成や候補選別に関わる取り組みです。

設計ツールの自動化とは別に残る製造の費用と手続き

GPT-Synopsysは計算資源とEDAライセンスを一体で提供する計画ですが、チップを試作する工程には、製造委託先との契約や製造用データの準備もあります。製造委託先から工程情報を得るには秘密保持契約が必要で、設計用のモデルやルールをまとめたPDKへのアクセスに、追加の技術ライセンス契約を求められる場合もあります。

Silicon Analystsの費用推計では、3〜5nmの先端工程における設計IPのライセンス費用は500万〜2,000万ドルとされています。設計IPは、プロセッサーコアや通信回路など、設計に組み込む既存の回路資産です。同社は先端工程の参入障壁として、費用に加えて製造能力へのアクセスも挙げています。

試作には、複数の設計で製造用マスクを共有するMPWという方式もあります。ただし、利用できる日程や製造するチップの数量には制約があるのです。製造に進む設計は、製造委託先の設計ルール検査に適合し、物理的な配置が意図した回路と一致するかなどの確認を経て、マスク製作、ウェハー製造、実装・試験へ進みます。